Family list 2 family member for: JP3024730 Derived from 1 application.

SURFACE FLATTENING METHOD FOR INSULATING FILM Publication info: JP2801651B2 B2 - 1998-09-21

JP3024730 A - 1991-02-01

Data supplied from the esp@cenet database - Worldwide

SURFACE FLATTENING METHOD FOR INSULATING FILM

Patent number:

JP3024730

Publication date:

1991-02-01

Inventor:

MATSUDA TETSURO

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H01L21/304; H01L21/3205; H01L21/02; (IPC1-7):

H01L21/3205


- european:

Application number: JP19890160119 19890622 Priority number(s): JP19890160119 19890622

Report a data error here

Abstract of JP3024730

PURPOSE:To flatten the surface of an insulating film, and prevent the generation of a damaged layer and the remaining of abrasive particles and abrasive material, by performing isotropic etching after polishing. CONSTITUTION: After the surface of an insulating film 3 is polished, isotropic etching is performed. That is, by polishing, the height of the polished surface can be uniformized independently of the interval and height of the unevenness. A damaged layer 14 generated at the time of polishing, and abrasive particles and abrasive material 15 left in nests can be eliminated by subsequent isotropic etching. Thereby a flattened surface of high quality free from the damage layer 14, the left abrasive particles, and the left abrasive material 15 can be formed and contribute to the improvement of reliability of an element.



Data supplied from the esp@cenet database - Worldwide

19日本国特許庁(JP)

@特許出願公開

◎ 公開特許公報(A) 平3-24730

®Int.CL. 5 H 01 L 21/3205 識別記号

庁内整理番号

❸公開 平成3年(1991)2月1日

6810-5F

H 01 L 21/88

K

審査開求 未請求 請求項の数 1 (全4頁)

毎発明の名称

絶縁膜の表面平坦化方法

②特 顧 平1-160119

②出 顧 平1(1989)6月22日

@発明者 松田

哲 朗

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

朝 無 書

1. 発明の名称

絶録順の表面平坦化方法

2. 特許請求の範囲

表面に凹凸の形成された熱緑膜を平坦化する 純緑の表面平坦化方法において、前紀純緑膜 の表面をポリシングする工程と、次いで前紀純 緑膜を等方的にエッチングする工程とを含むこ とを特徴とする純緑膜の表面平坦化方法。

3. 免明の詳細な説明

【発明の目的】

(政業上の利用分野)

本処明は、半導体装置の製造工程において、 絶縁観の表面を平坦化する方法に係わり、特に ポリシング技術を利用した絶縁膜の表面平坦化 方法に関する。

(従来の技術)

半導体装置、特に半導体集積回路の製造においては、これらを構成する歯動素子や配線等の 形成工程によって、基板表面に凹凸を生じる。 この凹凸の存在は、その上層に形成される多層 配線等の形成工程の障害となり、また素子の信 観性を低下させる契因となる。このため、下層 の素子や配線と上層の配線とを絶縁するS I O 2 等の層関絶録数の平坦化は、集鉄回路の微細化 が進む今日、低めて重要な技術となっている。

従来から一般的に行われている平坦化方法と しては、

①凹凸表面に有機淀粉膜を独布する方法 ②凹凸表面に有機洗粉膜を塗布した後、

エッチパックする方法

③凹凸表面を研修するポリシング法 等が知られている。

しかしながら、上記の①②の方法では、有機 液動機の娘布形状により最終的な平坦化形状が 大きく影響を受ける。そのため、全ての凹凸に 構足のいく流動性が要求されることになるが、 実際には凹凸の間隔や高さ等に塗布形状は依存 し、最終的な平坦形状が十分に得られない。

一方、③の方法では、凹凸の間隔や高さ等に

依存することなく、研密表面を一定の高さにすることはできるが、研密表面に破砕層と呼ばれる。被納的ダメージ層が数 100 X 形成される。さらに、絶縁膜に所類"す"や"す"になりかけた部分が存在すると、研密時に発生した粒子や研磨剤がそこに結まることになる。そして、ダメージ層や残留領地位于及び残留研磨剤があった。

(発明が解決しようとする課題)

このように従来、ポリシング法で絶縁数面を平坦化すると、表面にダメージ層が形成されたり、研磨時に発生した位子や研磨剤が"す"にはまる等の問題があり、これが未子の信頼性を低下させる要因となっていた。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、ポリシング法により絶縁級の表面を平坦化することができ、且つグメージ版の発生や研密粒子及び研略剤の残留を防止することのできる絶縁膜の表面平坦化

でき、素子の信頼性向上等に寄与することが可

(実施例)

他となる。

以下、本発明の詳細を図示の実施例によって説明する。

第1回は本発明の一実施例方法に係わる半導体装置の製造工程を示す断面図である。

まず、第1図(a) に示す如く、所望の素子を形成したSi茄板11上にAg配棟12を形成し、その後CVD法を用いてSiOg 襲13を脂間絶縁線として形成する。このとき、Ag配線12の原さは80G0人、Ag配線12の最小問題は1μm、SiOg 譲13の数さは 1.2μmとする。また、SiOg 譲13の数 百には下地の凹凸が反映され、凹部上に位置する部分にです。と呼ばれる空孔が存在している。

次いで、ウェハポリッシャーにより、シリカソルコロイダル水溶液を研磨液として用いて、S 1 0 。 乗 1 3 の表面をポリシングする。 この数階では、第 1 図 (b) に示す如く、研磨表面に

方法を提供することにある。

[発明の構成]

(課題を解決するための手段)

本発明の骨子は、ポリシングにより生じたメージ圏及び残留研密位子、残留研磨剤を除去するために等方性エッチングを行うことにある。

即ち本効明は、表面に凹凸の形成された絶探 膜を平坦化する絶録額の表面平坦化方法におい て、絶録額の表面をポリシングしたのち、絶縁 膜を等方的にエッチングするようにした方法で ある。

(作用)

本発明によれば、ポリシングを行うことにより、凹凸の間隔や在ちをに抜えることなる。 の思数面を一定の高さに揃えることができる。 そし、研磨性に発生したダメージ騒 に発音に発生したがないができる。 に残留する研密粒子や研磨剤はそのでは、できる。 次のでは、ダメージ艦、残留研磨粒子及び のない良質の平坦化面を形成ことが

破砕層14が形成されており、また研磨時に発生したSiO。粒子や研磨剤のシリカ粒子15か、SiO。 験13の "す"又は"す"になりかけた部分に詰まっている。

でで、ウェハボリッシャー(ボリングのというと、第2回に示す構成のもののを用し、第2回に示すは、バフ板と1でのかっては、バフ板と1でである。ないでは、ローンのである。ないでは、ウェハ23を保持しているのである。ないははないである。ないははないである。ないでははないである。ないでははないである。ないでははない。では、第3回に示するのでははない。では、第3回によりではないのでは、ウェハ23をでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。ないでは、ウェハ23をできる。

次いで、CF。とOェとの混合ガスを用いた CDE(ケミカルドライエッチング)により、 第1回(c) に示す如く、破砕層14の存在する SiO:膜13の表面及び研密時に発生した SIO: 粒子や研磨剤のシリカ粒子15を等方的にエッチングする。このとき、研磨時に発生したSIO: 粒子や研磨剤のシリカ粒子15は多孔質であるため、SIO: 膜13に比して高速でエッチングされる。さらに、破砕層146本来のSIO: よりも高速でエッチングされる。このため、等方的エッチングにより得られる形状は、終16の角部が十分に丸まったものとなる。

ここで、単にポリシングした後に洗浄するの みでは、丸め効果は得られず、また破砕層14 及び"す"内の粒子15を確実に除去すること はできない。また、ポリシングを行うことなく、 等方的エッチングを行うのみでは、角部は多少 は丸まるが十分な丸め効果は得られない。本実 施例では、ポリシングして裏面に破砕層14が 形成された状態で等方的エッチングを行うこと により、十分な丸め効果を得ているのである。

なお、この後に、第1図(d) に示す如く、将度CVD法を用いてSiO. 第17を形成して

[発明の効果]

以上辞述したように本処明によれば、ポリシングの後にダメージ脳及び践留研磨粒子。 残留研磨和を除去するために等方的なエッチングを行うことにより、絶縁襲の表面を平坦化することができ、且つダメージ脳の発生や研密粒子及

表面をより平坦にすることが可能であり、平坦 皮の要求によっては、このSiO。 膜17にポ リシング。 等方的エッチングを行うようにして もよい。また、 図には示さないが、SiO。 膜 13又はSiO。 膜17上には多層配線等が形 成されることになる。

かくして本実施例方法によれば、SIO。膜13をポリシングした後にCDEでエッチングすることにより、ポリシングによるダメージ暦14。 残留研密位于及び役留研密剤15を幹型化と、SIO。膜13の表面のや以上のとは、SIO。膜13の表面のないがあることができ、SIO。膜13の表の方的エッチングによりも遠くなるので、溶16の方的エッチングによりSIO。膜13の表面を損害することはない。

なお、本発明は上述した実施例に展定される ものではない。例えば、前記絶録論はSIO:

び妖磨剤の残留を防止することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例方法に係わる半導体装置の製造工程を示す斯面図、第2図及び第3図は上記実施例方法に使用したポリシング装置を示す振略構成図である。

- 11… 5 1 益板、
- 12-A1配線、
- 13.17…SiO. 膜(絶経膜)、
- 14…破砕器(ダメージ層)、
- 15… S 10 . 粒子及びシリカ粒子、
- 16-2
- 21,26-バフ板、
- 22…引度被、
- 23- ウェハ。

出版人代理人 弁理士 蛉 红 武 彦

特別平3-24730(4)

